반도체 신뢰성 테스트 종류

Wafer Level Reliability (WLR)

package-level reliability (PLR)

 

 

반도체 검사 장비

주검사 장비, 테스트 핸들러, 프로브 스테이션 및 번인 장비 등.

주검사 장비는 웨이퍼 레벨 검 사 시 프로브 스테이션을 통해 피측정 소자(DUT: Device Under Test)와 연결되고, 패키지 레벨 검사 시에는 테스트 핸들러를 통해 피측정 소자와 연결되어 검사

 

 

반도체 공정상 가속 테스트를 통해 만드렁진 칩 중 Side effect로 인해 정상적인 공정을 거친 소자또한 영향을 받아 발생하는 현상.  [열화 현상] 

 

HCI  ( Hot Carrier Injection )  [Short channel effect 중의 하나 ]

Hot carrier ( 소스에서 드레인 사이의 강한 전계에 의해 가속된 carrier ( 전자, 정공) 이 실리콘 격자와 충돌하여 만들어진 전자나 정공이 Gate에 trap되거나 hot cariier 자체가 게이트에 Trap 되어 Vth가 증가한다. 

 

-> LDD(lighthly Doped Drain) 구조를 사용하여 해결 , 전계를 조금이나마 감소 시킨다. 

-> 

 

NBTI ( Negative Bias Temparature Instability ) 

PMOS 채널에 형성된 정공이 게이트에 trap 되어 Vth(문턱전압)이 증가

 

PBTI ( Positive Bias Temparature Instability )

NMOS 채널에 형성된 전자가 게이트에 trap 되어 Vth(문턱전압)이 증가

 

TDDB(Time Dependent Dielectric Breakdown)

- 절연막의 신뢰성 평가

-일정한 전압을 지속적으로 인가 

 

HTOL(High temperature operating life)

 

Latch Up

Latch-up은 CMOS(fig1)에서 발생할 수 있는 고유의 자기파괴 현상

 

Radiation Hardness 

 

HAST - 습도를 고려한 가속 시험 

 

THB 

 

ESD -Electrostatic Discharge (정전기 방전) 

방전 현상으로 인해 전자 회로나 소자가 타버려 제대로 작동하지 못하는 경우가 있기 때문에 테스트 단계에서 높은 전압을 인가해 

 

DUT (Device Under Test)

:pin마다 전기적인 스트레스(ESD)를 인가하면서 DUT가 소모하는 전류량을 측정

가속 계수(AF)

 

아레니우스 방정식

 

MTTF

MTBF

 

신뢰성 향상 방법 

-클린룸 불순물 통제 ( 클래스 낮게 유지 )

-번인 ( 초기불량 감소 ) 

-테스트 장비 안정화 ( Gage R&R )

 

전자 반도체 소자의 고장 메커니즘은 다음 범주에 속한다.

1. 물질적 상호작용에 의한 메커니즘.
2. 스트레스로 인한 메커니즘.
3. 기계적으로 유도된 고장 메커니즘.
4. 환경적으로 유도된 고장 메커니즘.

스트레스로 인한 고장 메커니즘[편집]

1. 전기적 이동 – 칩 내 소재의 전기적 이동

2. 번아웃 – 국소화된 오버스트레스

3. 핫 일렉트론 트래핑 – 전원 RF 회로의 오버드라이브로 인해 발생

4. 전기 스트레스 

환경적으로 유도된 고장 메커니즘

1. 습도 영향 – 패키지 및 회로에 의한 수분 흡수
2. 수소 효과 – 수소 유도 회로 부분 분해(메탈)
3. 기타 온도 효과—가속 노화, 온도에 따른 전기 이동 증가, 연소율 증가

 

 

위키피디아