반도체 디바이스의 주요 고장 메커니즘
블로그 > I'm none of them.. http://blog.naver.com/cidhiwind/130001642296 ① 앨로이 스파이크(All...
blog.naver.com
① 앨로이 스파이크(Alloy Spike)
높은 온도의 공정 중 실리콘 기판(substrate)에서의 실리콘이 알루미늄 필름으로 흘러 들어가 정션(junction)을 손상시킬 수 있다. 이것은 브레이크다운 전압(breakdown voltage)을 줄이고, 정션(junction)이 얇은 바이폴라(bipolar) 디바이스에서 단락(short)을 일으킬 수 있다.
② Au-Al 금속간 화합물 형성(Intermetallic Formation)
Al에 Au 와이어(wire)를 접착할 때 또는 본딩(bonding) 표면(surface)이 높은 온도가 될 때 Au와 Al이 화학반응을 일으켜 금속간 화합물(AuAl2)이 생기는 것을 볼 수 있다. 이 때, Au와 Al은 확산상수(diffusion constant)가 서로 다르기 때문에 금속간 화합물이 생기는 곳에서 보이드(void)가 생기고, 본딩 강도(bonding strength)의 열화와 저항 증가를 초래한다. 본딩 열화는 기계적, 온도 스트레스가 가해질 때 본드 와이어 단선(bond wire open)을 일으킬 수 있다. 이와 같은 고장메카니즘은 퍼플 플래그(purple plague)라고도 한다.
③ 크래터링(Cratering)
본딩 작업 중에 과도한 힘이 가해져 그 힘이 금속(metal)을 통하여 본딩 패드 밑의 SiO2층에 전달되어 미세한 크랙(crack)이 생긴 상태에서 온도싸이클 스트레스가 가해지면 크랙이 성장하여 단선(open)이 발생할 수 있다.
④ 부식(Corrosion)
금속 또는 세라믹 패키지의 경우 케이스(case), 리드(lid), 리드 실(lead seal)의 크랙을 통하여 습기가 들어가고, 플라스틱 패키지의 경우 인캡슐런트(encapsulant)의 확산현상에 의하여 습기가 내부로 들어갈 수 있다. 침투된 습기는 오염물질을 분해하고, 분해된 오염물질(contaminant ion-Halide ion, Chloride ion, Bromide ion 등)은 다양한 금속과 반응하여 부식을 일으켜 단선(open)이 발생할 수 있다.
⑤ 오염(Ion Contamination)
플라스틱 패키지의 경우 패키지 내부로 습기가 침투되어 칩 표면에 수분이 흡착되면 수분 중에 포함된 수지의 불순물 때문에 누설전류경로, 전하축적에 의한 표면 역전층이 발생하고 트랜지스터의 역내압 특성의 저하, 전류증폭률(hFE) 및 문턱치 전압(Vth) 열화의 원인이 된다.
⑥ 일렉트로 마이그레이션(Electromigration)
배선 내에 과전류가 흐를 때 금속원자가 전자와 충돌하여 전류가 흐르는 방향으로 밀려, 밀린 곳에 보이드(void)가 형성됨으로써 단선(open)이 발생할 수 있다. 또한, 배선과 배선사이의 간격이 좁은 경우 금속원자가 밀려온 곳에 둔덕(hillock)이 생겨 배선과 배선이 연결되어 단락(short)이 발생할 수도 있다.
⑦ 정전기(ESD, Electrostatic Discharge)
정전기로 인한 과전압으로 IC의 접합, 산화막, 배선막이 파괴될 수 있다.
⑧ 핫 캐리어(Hot Carrier)
전압이 n 채널 MOS 트랜지스터의 드레인(drain)에 인가될 때 드레인 주변에 큰 전기장(electric field)이 생성되고, 이곳으로 흘러 들어간 캐리어는 전기장으로부터 큰 에너지를 얻게 되어 핫 캐리어가 된다. 이러한 높은 에너지를 갖는 핫 캐리어는 Si-SiO2 에너지 장벽을 뚫고 나가 게이트 산화막(gate oxide film)에 주입된다. 이러한 현상으로 인하여 문턱전압(threshold voltage, Vth)과 트랜스 컨덕턴스(transconductance, Gm)가 변한다.
⑨ 래치업(Latch-up)
집적회로 디바이스의 경우 내부에 형성된 설계회로 이외에 그 디바이스 구조에 의해 형성되는 기생 트랜지스터가 외부 잡음(surge) 등에 의하여 작동되어 과대한 전류가 계속 흐르는 래치업 현상이 발생할 수 있다.
⑩ TDDB(Time Dependent Dielectric Breakdown)
일반적으로 과전압에 의하여 산화막이 파괴되지만, 낮은 전압에서도 시간이 경과하면서 산화막이 열화되어 파괴되는 TDDB현상이 발생할 수 있다. TDDB현상은 시간대에 따라서 초기고장기에 발생하는 경우, 우발고장기에 발생하는 경우, 마모고장기에 발생하는 경우로 분류할 수 있는데 초기고장기에 있어서는 주로 핀홀(pin hole) 등에 의하여 산화막 파괴가 일어나고, 우발고장기에 있어서는 산화막을 형성할 때 전극과 산화막 중의 보이드(void) 등의 약한 부위(weak spot)에 의하여 산화막 파괴가 일어나며, 마모고장기에 있어서는 재료의 특성에 좌우되는 산화막 파괴가 발생한다.
'취업 > 반도체 공부' 카테고리의 다른 글
ti 용어 (0) | 2020.01.23 |
---|---|
신뢰성 테스트 (0) | 2020.01.23 |
표준 (0) | 2020.01.23 |
반도체 esd 평가 (0) | 2020.01.23 |
[열화] NBTI, PBTI, HCI , TDDB (0) | 2020.01.23 |